Cientifica, ISSN 2594-2921, vol. 29, no. 2, July-December 2025.
DOI: 10.46842/ipn.cien.v29n2a06
Diseño de un circuito integrado CMOS para codificador de prioridad de 8 a 3 líneas
Design of a CMOS Integrated Circuit for an 8-to-3 Line Priority Encoder
Recibido 08-07-2025, aceptado 10-11-2025.
Resumen
El presente trabajo consiste en el diseño de un codificador de prioridad (priority encoder) en un circuito integrado (CI) con tecnología CMOS, basado en el chip 74LS148 de Texas Instruments (TI), Éste es un circuito digital muy utilizado especialmente en el diseño de sistemas digitales y microprocesadores. Su función principal es convertir múltiples entradas activas en una salida binaria representativa, dando prioridad jerárquica a las entradas. También se considera como un bloque fundamental, debido a su capacidad de gestionar múltiples eventos simultáneamente y decidir cuál de ellos se debe atender primero. El chip propuesto fue diseñado con la herramienta L-Edit de Mentor Graphics, junto con todos los cálculos necesarios para poder establecer el ancho (W) y la longitud (L) del canal de los transistores diseñados, todo esto para poder implementar un CI de un decodificador con un consumo menor de potencia y un rango más amplio de operación. Con el desarrollo de este chip se busca fomentar la independencia tecnológica del país. La tecnología CMOS por sus siglas en ingles Complementary Metal Oxide Semiconductor, está basada en transistores de efecto de campo que, con el paso de los años ha ganado popularidad en los circuitos integrados (CI), su característica principal es el bajo consumo de potencia, la velocidad de conmutación y alta inmunidad al ruido.
Abstract
The aim of this work is the design of a priority encoder in an integrated circuit (IC) with CMOS technology, based on the Texas Instruments (TI) 74LS148 chip. This digital circuit is widely used, especially in the design of digital systems and microprocessors. Its main function is to convert multiple active inputs into a representative binary output, hierarchically prioritizing the inputs. It is considered a fundamental building block, due to its ability to handle multiple events simultaneously and decide which one should be attended to first. The proposed chip was designed using the L-Edit tool from Mentor Graphics, along with all the necessary calculations to determine both channel width (W) and length (L) of the designed transistors, to implement a decoder IC with lower power consumption and a wider operating range. furthermore CMOS (complementary metal-oxide-semiconductor) technology is based on field-effect transistors, which, over time, have gained popularity in integrated circuits (ICs). Its main features are low power consumption, switching speed and high noise immunity.
Palabras clave: circuitos integrados, CMOS, codificador.
Index terms: integrated circuits, CMOS, encoder.
ISO 690 reference:
Olvera Martínez, Rosaura;
Ocampo Flores, Juan Pablo;
González Vidal, José Luis;
Gómez Pozos, Heberto;
Raygoza Panduro, Juan José,
2025,
Diseño de un circuito integrado CMOS para codificador
de prioridad de 8 a 3 líneas,
Científica, vol. 29, no. 2,
ISSN 2594-2921, e290206,
DOI: 10.46842/ipn.cien.v29n2a06
